多中心处置器、高效能数字信号处置器(DSP)及现场可程序门阵列(FPGA)等，已成高效能电子体系结合串行连接的首要驱动力。相较于曩昔的单中心体系，这些新的产物技能能处置更多数据，而处置才干晋升后得以在产物中参加更多功用，当时许多体系描绘人员均运用串行/解串行器(SerDes)，以满意更大的数据处置量。

假使不运用高频宽串行连接，而运用慢速平行数据信号处置的体系，一般简略发生体系推迟，让运用者有必要等候体系呼应。如此一来，不光运用者体会大打折扣，也将加重体系功耗发生。  
 获FPGA/DSP/MPU喜爱SerDes运用地图扩大  
 描绘人员常透过SerDes在体系数据搜集与处置单元之间搬移很多数据，当时许多数据搜集单元由极高效能的材料转换器所组成，可发生所需的很多数字数据，再传输到中央处置器(CPU)或子体系进行剖析。在这些高效能运用中，运用SerDes设备可到达所需的数据传输处置量，并减缩耗电量、体系杂乱度与尺度，一起下降全体体系实作本钱。 
迩来除电信(Telecom)与数据通讯(Datacom)外，序列连接的运用愈来愈遍及，如医疗成像(Medical Imaging)、机械视觉(Machine
Vision)及键盘视讯监视器(Keyboard Video Monitor,
KVM)数据发送等运用，都可运用SerDes描绘。 
如今许多高阶DSP、FPGA、数据转换器及微处置器(MPU)均选用串行连接接口，体系常有多个处置单元，每单元都有各自的串行连接接口，招致体系描绘人员面对怎么描绘，并办理多个串行连接体系的难题。为继续运用串行连接的数据传输，便须将其结合于单一或少数的高数据速率数据串流，为当时最遍及的解决方案。  
 对准此一需要，德州仪器(TI)的TLK10002及许多高阶FPGA的SerDes解决方案，即可让体系描绘人员将多个信道的Gigabit串行数据，结合成单一的高数据速率数据串流，并透过各种类型的传输前言进行传输，如铜缆、铜背板和光纤(用于SFP+等光学模块)。结合的概念在功用方面相对简略，但是在实作方面则较为杂乱，以下将具体分析。 
省耗电/本钱/PCB空间SerDes简化数据串流架构 
调集的功用是将单个子速率数据串流彼此交织，将许多串行化时刻同步数据串流，合并为高数据速率串行。实作的杂乱度源自许多单个串行化数据串流彼此交织(Interleaving)，并在连接的接纳端进行解交织(De-interleaving)的进程。为顺利完成此进程，需在数据来历端和进行结合的SerDes实作恰当的串行串流编码与译码，以及信道划区与对准，如图1显现的概念图。 
  
图1数据调集概念示意图 
 调集多个串行化数据串流，可防止多个Gigabit串行数据串流一起在运用描绘中呈现的情况；若不运用结合的功效，便须办理体系中所有串行化数据串流。因为数据一般须透过前言传输一段距离，一旦每个串行线路各自传输，描绘人员须对准各个连接指定专用前言、连接器和光学模块，招致信号布线占用更多印刷电路板(PCB)空间，且需更多耗电量才干驱动多个发送器和接纳器，添加全体本钱。  
 描绘内部的串行连接调集也能到达扩大作用。例如，实作四个2.5Gbit/s(全双工)连接的体系，须实作八个差动信号线路，包括四个传输及四个接纳线路(图2上)。假定此运用须将数据处置量加倍，体系有必要实作十六个2.5Gbit/s差动信号线路。可想而知，加倍处置量会使运用中实作的差动线路大幅添加，而如今大多数的运用都无法负荷添加这些额定线路本钱。 
图2非调集式串行连接实作(上)与调集式串行连接实作(下)架构示意图

透过连接调集，一样的实作办法可将原有八个差动线路的2.5Gbit/s连接，削减为一对串行串流，只需以两个差动信号处置线路进行实作即可，即一个传输与一个接纳线路(图2下)。若须将体系处置量加倍，描绘人员只需参加别的两个差动信号处置线路，对撙节全体体系描绘本钱将有适当明显的作用，一起亦可下降耗电量、PCB空间及体系杂乱度。