如今的主机板跟早年的不相同了。从曩昔十多年来，整个PC工业都在建构PCI(PeripheralComponent
Interconnect)总线技能，并且一切电子工程科系的学生也都学习这项技能。但是PCI规范却已过期，因为PCI己无法满意新一代消耗性设备以及核算机外设产物运用的需要，因而越来越多体系描绘业者也标明「需要越过PCI，并运用准备好处置下一代传输频宽需要的PCIExpress。」
事实上，PCIExpress当前被广泛认为是一项革命性的搬运技能，其重要性是可以满意公司用户、消耗者，以及网络运用者对频宽继续不断晋升的需要。如今最重要的数据通讯设备平台以及个人核算机装备都选用PCI接口，但为了撑持将来继续添加的频宽需要，则有转换成PCIExpress界面的必要性。
PCI逐步搬运到另一项新代代总线技能的表象并不令人讶异，但要评论为何业界要选用一项新技能去替代一项原有的技能，则是适当风趣的论题。而PCIExpress总线技能因为具有许多技能长处，所以才干锋芒毕露。
PCI Express处置频宽需要
第一个因频宽需要添加而不适用PCI的外围装备是高阶印象卡。为了处置这个问题，业界改用印象处置加快端口(AdvancedGraphics
Port, AGP)作为独特的视讯总线。选用AGP技能的厂商乃至将AGP直接衔接到Intel ICH5芯片组的内存操控器(MCH)，使AGP的频宽晋升到每秒2GB。为了像AGP相同晋升频宽，其它外围装备也纷繁效尤，结尾如声卡与USB之类的装备，简直都和主机板的芯片组直接衔接以取得满足的频宽。也因而整个PC架构需要一个新的扩大总线，以撑持像Gigabit以太网络(GBE)的高频宽外围装备。
为了处置频宽需要的问题，许多技能规范连续面世却也很快就被筛选，例如更快、频宽更多的PCI规范，以及某些服务器描绘所选用的PCI-X总线，都只是稍纵即逝。结尾，Intel公司方案更改主机板芯片组的规范，并压服PCISIG安排选用它的3GIO(3rd Generation I/O)规范，结尾更发布将这项接口规范改名为PCIExpress。
PCI Express是一种具扩大性的的总线，在首项规范改版中，在2.5Ghz的信号速度下可供给从每秒250Mb到每秒8Gb的信号传输率。乃至可以透过添加频率速度或总线宽度的办法取得更高的频宽。PCIExpress最重要的技能效益之一，在于这个接口具有与PCI软件的回溯兼容性，使当前根本输收支体系(BIOSes)以及操作体系皆能保持相同的运作办法。
PCI Express有一项很风趣的特征，就是这个规范可用两种办法扩大(见表1)。开端的规范需要每个传输方向需要每秒2.5Gb或适当于大约每秒250Mb的双向传输，均匀上传与下载的频宽简直是当前PCI总线的两倍。别的，需要更高频宽的设备与插槽还可添加额定的通道，能够的挑选包罗x2、x4、x8、x12、x16或x32之通道频宽(见图2)，但是16通道(x16)估计将成为新一代绘图总线接口。
这套规范的另一项效益在于可以将总线延伸到PC机壳之外。PCIExpress SIG安排从2003年开端，便活跃拟定一套PCIExpress的线材规范。一旦这套规范完结，PCIe总线将可用来衔接PC外部的高频宽外围装备。
PCI Express可抵达短时刻搬运
PCI Express和PC体系中的PCI架构十分相似，都是以外围衔接总线的型态建构于南桥芯片中。此外，PCIExpress也由北桥芯片中延伸出来，以供绘图卡运用。图3显现贱价PC体系之PCI Express建构办法。尽管当前许多外围衔接设备仍选用PCI接口，但为了投合将来，更高传输频宽的需要将会在短时刻内搬运到PCIExpress接口。
因为具有优良的根底架构和PCI在软件上的回溯兼容性，因而PCIExpress接口的搬运可以说是垂手可得。此外，全球工业对PCI接口都适当知道，因而搬运到PCIExpress是适当合理的挑选。以下让咱们来评论典型PCIExpress传输的进程，以知道其间数据传输的途径。
PCI Express可下降一半的回传推迟率为了完好解说PCIExpress的效益，让咱们来看看PCIExpress在实践运用中是怎么进行的。以网页浏览器的运用为例，这项运用能够需要读取从以太网络卡中现已接纳的一些数据。为了读取数据，浏览器会发生读取内存缓冲区的需要，而这个需要颠末数个软件层的传达之后，结尾会抵达硬件笼统层(HAL)。HAL归于Windows操作体系的一部份，可将各种逻辑地址转译为实体地址。一旦这项需要颠末HAL，CPU将会履行物理内存地址的读取举措，此刻这个CPU履行绪有必要等候读取举措的完结。
一旦读取举措的传输脱离CPU之后，将会颠末前端总线(FSB，如上面图3所示)进入北桥芯片(也称为内存操控器集线器(MCH)或Root Complex)。北桥芯片检视传输的地址，发现目的地是南桥芯片(也称为ICH或IO集线操控器)后，会因而将传输转送到南桥芯片。南桥芯片包括一个PCIExpress交换器，会将这个读取需要初次移入PCIExpress之中(如图3底部所示的I/O集线操控器)。
在这里，读取需要进入RootComplex的摆放之中(图4)。一旦读取需要抵达摆放前端时，RootComplex会将其放置于数据买卖层封包(TLP)之中，这个TLP包括一个回传地址，让体系能传递所读取的数据、被读取数据的地址，以及被读取数据的长度。如今这个封包现已准备好透过联机传送，但RootComplex应该先承认接纳端的设备有满足的空间可暂时贮存这个封包。
PCI Express运用一种称为「授权式(credit-based)流程操控」的办法，以把握联机另一端可用的缓冲区空间。当一个端点设备或交换器启动时，会传送一个数据链路层封包(DLLP)到联机的另一端，可显现每一种传输类型有多少的缓冲区空间可以运用，然后传送端的设备会核算接纳端还有多少剩下空间可用。因为能够的接纳缓冲区许多，这种流程操控形式在PCIExpress接口中就显得独特重要，若选用重传式流程操控法的话，因缺少有体系的数据管理办法，所以当体系一搜寻到有内含空间的接纳缓冲区时，许多频宽会在数据频频往复间被消耗掉。
因为咱们的读取需要只要16位的长度，因而只需要一次授权(credit)。当Root Complex具有该传输类型以及虚拟通道(VC)所需的满足credit之后(请参阅PCIExpress词汇解说中「虚拟通道」的界说)，会将读取需要透过联机传送(见图4的箭头#1所示)，并在其重传缓冲区(ReplayBuffer)贮存该封包的复本。这个重传缓冲区会暂时保存封包复本，直到交换器承认该封包停止。尽管在PC背板上履行过错校对好像不太需要，但过错校对可以晋升服务器可运用的时刻，且将容许这个规范将来之扩大以接纳外部的衔接线材。
下一步是当交换器接纳到读取需要之后，会检查地址栏，并依据主机所宣布的地址规模，判别正确的下传端口，然后将消息放置在该通讯端口的传输缓冲区中。若是还有其它消息需要处置，交换器会先传送具有较高优先权的消息，然后将咱们的读取需要转送到设备中(见图4的箭头#2)。
设备会将读取需要放在接纳缓冲区傍边，这个时分具有较高优先权的虚拟通道再次有时机优先被处置。在咱们如今评论的情况下，接纳缓冲区是空的，因而咱们的需要可以马上被处置。该设备会从其内存中撷取数据，并树立一个内含对方需要之数据的读取完结封包(ReadCompletion Packet)。这个读取完结封包会进入该设备的传输缓冲区摆放中，准备透过交换器传回RootComplex。当传输缓冲区获准传输时，封包会透过联机传送，并贮存于重传缓冲区之中。
因为设备与交换器之间的途径当前没有任何指令在进行，因而交换器可以进行直接贯穿传输(Cut-throughTransaction)的作业(见图4之箭头#3及箭头#4)。进行直接贯穿传输时，交换器在没有接纳到完好的封包时，就会开端将封包传送到上传埠；这种传输办法可以大幅下降PCIExpress体系的推迟率。在咱们的典范中，因为选用单一交换器，直接贯穿传输可以将回传时的推迟率下降一半。
当南桥芯片接纳到读取完结封包之后，会颠末北桥芯片回传到CPU，然后CPU可以再次运作这个履行绪，而所读取的数据也会出现给运用者。尽管这个进程听起来很杂乱，但其间有许多步调是PC体系内原来就具有的。当前每一部核算机都有北桥与南桥芯片，并且这些步调与指令的履行皆以奈秒作为丈量单位。
PCI Express将成将来10年PC总线
PCI Express俨然是PC演化的下一个步调。跟着结尾运用者对频宽需要不断添加，别的核算机厂商愈来愈注重本钱操控，对照之下PCIExpress供给适当有吸引力的处置方案。PCIExpress和USB、SATA规范相同，可将数个巨大的并行总线转变为单一准确的高速序列总线。选用序列总线可以削减背板中线路的数量与线材，因而也可削减EMI、本钱与空间的运用。并且PCIExpress具有与现有PC架构之回溯兼容性，因而不需要从头改造核算机体系即可调配PCIExpress架构。有鉴于PCIExpress在效能上的晋升以及完善的回溯兼容性，PCIExpress无疑是将来十年真实的PC总线。