逻辑剖析仪是剖析待测设备(DUT)数字信号的常用东西，这使其有必要正确地标明一切总线与信号，例如，若是DUT有8位的数据总线、8位的寻址总线，以及别的8位的操控信号，若仅是将信号标明为Sig1到Sig24，则运用者将无法打听这些轨道的内容。
设定总线与信号时若是发作过错将形成极高的本钱担负。例如，若是两组操控信号交换，则运用者能够会获得过错的定论，以为其DUT不正常运作，并测验修复不存在的问题。
很简略幻想若是运用者有必要手动指定哪个逻辑剖析仪频道对应每个信号的状况下，将很简略犯错，独特是当信号量极大时。一起，在逻辑剖析仪上设定50组以上的信号并非不常见，独特有能够要设定上千组信号。因而，设定逻辑剖析仪上的总线与信号是数字除错的要害作业。走运的是，现有的战略从前可以大符简化这个流程，并下降过错发作的时机。
起浮导线的「一次一个」法
起浮导线是逻辑剖析仪与DUT之间的传统衔接办法。每组导线会将DUT中的单一信号衔接到逻辑剖析仪中的单一频道。防止过错的最佳办法是指使两名工程师，一位从事起浮导线与单个信号间的实体接线作业，另一位则担任设定逻辑剖析仪GUI中的信号。图1为Agilent 16900A逻辑剖析仪中总线/信号设定卷标的典范画面。榜首位工程师坐在附有原理图的DUT前，如此他们才晓得每个信号的实践方位。每逢他们衔接一组导线时，他们会报出逻辑剖析仪接线盒、频道与信号称号。第二位工程师马上将每个信号输入GUI，并报答逻辑剖析仪接盒、频道与信号，让榜首位工程师进行验证，并持续这个按次直到一切信号都设定结束停止。
一次输入一组信号的进程能够有点冗杂，但这是由于总线的每个位都有必要以正确的按次输入(换句话说，不可以俄然切换总线中的榜首与第二位)。逻辑剖析仪GUI供给位按次形式，可让整个输入总线位的进程变得较为简略。在这个个案中，当运用者输入每个总线位时，位数便会添加，如图2所示。注重，总线的该位数也会清楚地呈现。
运用起浮导线时，验证设定能否正确是十分重要的作业。最简略的办法是发动DUT，并调查总线/信号设定页签中的活动目标。注重图3的赤色双箭头，这些表明信号在高与低之间挪动。活动目标是一种疾速办法，可判别电气衔接的一切信号能否杰出(起浮导线滑落的状况常常发作)。一起，活动指针可以清楚地指出频道能否设定过错，由于未运用的频道能够会呈现活动。
总线/信号设定页签中的另一种简便测验办法是，查看每个总线与信号的宽度，如图1最左栏所示。由于总线宽度为已知，因而很简略发现「差一个」的过错，例如17位的总线，而不是16位。最终的验证是敞开DUT履行逻辑剖析仪，并将其触发器设为「当即」。然后，验证逻辑剖析仪上所显现的每个信号形状能否恰当。
接头
无法运用起浮导线勘探的零件已愈来愈常见，也由于这个要素，接头成为更遍及的勘探办法。所谓接头，是放置在DUT上的某个零件，可以加快与逻辑剖析仪之间的联机，一起，工程师可以将感兴趣的信号配送到接头的接脚，而逻辑剖析仪探棒则直接刺进接头，当前逻辑剖析仪接头的典范为Mictors与Samtecs。
迩来，业者推出许多新式的「无接头式」探棒，而这些「无接头式」探棒可以填塞到DUT，而非接头，并且它们比接头具有更小的电气影响。可是，对准评论的意图，接头与无接头式探棒城市形成一样的总线与信号设定问题。
当接头与焊垫处置了起浮导线所无法供给的电气信号存取之际，一起也呈现一个间接性的问题。描绘DUT的工程师晓得该将哪些信号送到接头的接脚，由于他们会呈如今DEA东西(如Agilent EEsof的ADS2004A)所发生的原理图。可是，逻辑剖析仪需求界说逻辑剖析仪频道中的总线与信号，而不是接头接脚中的信号，而接头接脚与逻辑剖析仪频道间的对应并不显着，图4能细心地阐明此问题。DUT上有个Mictor接头，名为J1，工程师将信号由DUT的另一个零件配送到接头的接脚，并让逻辑剖析仪可以获得这些信号(此典范中，假定图4总线ADDR的位0会被送到接头J1的第38支接脚)。
在图5中，Mictor探棒刺进接头J1。探棒刺进2个逻辑剖析仪接盒：A1与A2。A1刺进「Odd」接盒接线，A2刺进「Even」接盒接线(「Odd」与「Even」是Agilent E5346AMictor探棒判别两个接盒接线的办法)。每个逻辑剖析仪接盒富含频道0到15，加上一个频率频道。除了电源与接地接脚之外，此探棒每个接脚与逻辑剖析仪频道间都有一个1对1的对应联系。例如，接头J1(J1-5)的第38支接脚会衔接到接盒A1的频道0，由于这个接盒被接入E5346A探棒的「Odd」接盒接线。接头接脚与逻辑剖析仪频道间的完好对应联系，则于逻辑剖析仪的探棒文件中阐明。
这图4与图5清楚地阐明如何将信号传送到接头接脚，以及如何将接头衔接至逻辑剖析仪。可是，总线与信号仍有必要透过总线/信号设定页签来界说。这表明工程师仍有必要将接头接脚转为相对的逻辑剖析仪频道。接头接脚与逻辑剖析仪频道间的完好对应联系于逻辑剖析仪的探棒文件中有阐明，因而工程师有必要花工夫找到恰当的文件，并手动进行接头接脚与逻辑剖析仪频道的变换。这个按次可以到处进行，由数分钟到数天，视频道个数而定(一位工程师通知我，那从前花了他2个星期才完结此独特杂乱体系的作业)。
不过若举Agilent16900A为例，其将接头接脚与逻辑剖析仪频道对应联系置入逻辑剖析仪GUI自身中，则可以简化此问题。工程师先指定下列从前备妥的信息：
?所用的探棒类型(这界说DUT的接头类型)
?接头原理图运用的称号(以差异不一样的接头)
?衔接到探棒的逻辑剖析仪接盒
供给这些信息后，逻辑剖析仪才可以在总线/信号设定页签中显现出每个逻辑剖析仪频道的接头接脚。这表明工程师不需求进行手动变换，由于逻辑剖析仪答应总线与信号标准可以选用工程师由原理图中所直接读到的信息。这将大大地简化整个按次，并下降过错时机。图6表明界说E5346AMictor探棒的典范，而图7表明总线/信号设定页签中所显现的接头接脚。为保证最佳能够验证，有个接脚对应窗口会测验着仿照原理图，图8则为典范，并注重，其与图4的相似性。
由ASCII
Netlist汇入总线与信号
当总线/信号设定页签中的接头接脚画面简化此流程的一起，仍存在数个手动操作步调，如输入总线/信号称号与挑选正确的接脚。这会花一些工夫，也能够招致过错。最棒的办法是可以直接将由EDA东西所发生的ASCII Netlist汇入总线与信号的信息。从联机汇入数据，这个按次会变成全主动化，并且安全。
ASCII Netlists富含接头接脚的信号对应(即便也有许多其它内部联机信息)。每个接头接脚城市以档案及格局「J1-38」来辨识，其间J1是接头，而38是接脚。选定上述所引见的办法来界说探棒，则能够可以对准这些信号，辨识出对应至外部接脚与逻辑剖析仪的信号。因而，设定总线与信号就变成十分简略，只需界说逻辑剖析仪的探棒，然后指定要汇入的联机档案即可。
以典范阐明，思考ASCII联机的下列数行：NET /ADDR(0) J1-38
这表明ADDR的位0对应至接头J1的接脚38。假定运用者将J1界说为衔接至E5346A逻辑剖析仪探棒，而接盒A1接入Odd接线，则信号会被衔接至接盒A1的频道0。
这个一样的按次也可以适用于联机中的一切信号，即便能够有些信号没有对应到从前界说的接头，这些信号会被疏忽，由于他们无法被送至外接接脚。简而言之，汇入ASCII联时机将总线与信号的界说直接由EDA东西传送到逻辑剖析仪。
FPGA动态探棒
当前所描绘的办法都仅能处置可外部存取的勘探信号，而FPGA动态探棒，如Agilent B4655A则能答应运用者特测内接至FPGA的信号。这可以运用在FPGA中放置MUX来到达，以便将各内部信号传送到除错接脚。透过JTAG与MUX交流，B4655A答应工程师挑选要将哪组内部信号送到除错接脚。一起会主动设定逻辑剖析仪中的总线与信号。简而言之，B4655A让逻辑剖析仪GUI得以疾速地(以秒计)在不一样内部信号之间切换。
探棒摘要
前述内文中所提的设定总线与信号办法都着重于以当前的勘探办法来设定总线与信号，可是，若是运用者有必要由逻辑剖析仪中拔除其DUT，以便让另一个工程师运用，他能够会常常需求从头将探棒以一样的办法从头衔接，如此贮存于其逻辑剖析仪档案中的总线/信号设定才干持续运用。
所以逻辑剖析仪的探棒摘要功用是对准简化此按次而描绘的，而探棒摘要的意图是通知运用者，如安在当前的总线/信号设定根底下，衔接探棒。例如，在图9中，探棒摘要通知运用者如何运用起浮导线(没有衔接已界说探棒的总线或信号会被假定是透过起浮导线所衔接的)衔接总线与信号。可以打印这个画面，以便更简便地从头衔接起浮导线。
这个探棒摘要一起也阐明了如何如图10所示地，从头衔接探棒。在这个典范中，E5346A探棒可以从头衔接至称为J1的接头与衔接至Odd接盒接线的接盒A1，及衔接至Even接盒接线的接盒A2。

逻辑剖析仪新勘探办法大幅

简化总线与信号的设定

当逻辑剖析仪的新勘探办法出炉时，新的设定总线与信号战略也会一起呈现。即便逻辑剖析仪长久以来都被以为很难设定，走运的是，逻辑剖析仪的加强功用可以透过新的战略(如显现接头接脚、汇入ASCII Netlist、FPGA动态勘探及探棒摘要)等，从前可以大幅简化总线与信号的设定。
总而言之，这些加强功用让设定总线与信号的作业变得简略许多，这可减轻运用逻辑剖析仪辨识数字除错问题的负荷。