CMOS数字模拟转换器高速发展的方向

近年来，超大规模集成电路的技能不断进步，造就了许多功用强大的数字信号处置电路，固然数字技能开展日新月异，仿照电路的重要性并没有被替代。在自然界所发作的接连信号和数字电路处置的离散信号之间，需求有仿照数字变换器(Analog to digital converter)及数字仿照变换器(Digital to analog
converter)作为仿照信号与数字信号之间的衔接桥梁。在CMOS制程技能的推进下，仿照数字变换器及数字仿照变换器的描绘趋势是朝高速及高分辨率开展。  
 数字仿照变换器(Digital to Analog
Converter)的功用是将输入的数字信号变换成具有仿照位准的信号，其运用包括了数字音响、通讯网路以及显示器等方面。一般来说，在数字仿照变换器后端一般会衔接一个低通道滤波器来使波型平坦，可是一般所评论的数字仿照变换器是没有包括滤波器这个部份。简略的数字仿照变换器暗示如表1所示，它代表着一个n-bit数字仿照变换器，其间B0~Bn-1为二进制数字输入信号，Vout为仿照输出信号，一般可以用下面的公式来表明，其间Rref能够代表的是一个参阅电压或是电流。  
 效能参数  
 评断数字仿照变换器不行缺  
 一般在描绘数字仿照变换器时，需求一些参数来评断数字仿照变换器的特性，以下是一些常用到评断规范。[1][2]  
 差模非线性失真(Differential
nonlinearity)  
 差模非线性失真界说为输出信号位准的最大距离与抱负的位准差异之间的差值，如表2所示。  
 全体非线性失真(Integral
nonlinearity)  
 全体非线性失真界说为输出信号与输入输出搬运曲线的最大位准差异，如表2所示，而输入输出搬运曲线为起点与结尾的联机，如表2中的虚线所示。  
 安稳工夫(Settling Time)  
 安稳工夫的界说为当输出切换到最大值的时分，输出信号安稳到必定的差错规模内所需的工夫。  
 突波(Glitch Impulse)  
 突波一般发作在输入信号发作改动的时分，会再输出发作一个相似脉冲的信号，如表3所示，一般咱们会用它所包括的面积去核算突波的巨细。  
 无假信号动态规模  
 (Spurious Free Dynamic
Range)  
 无假信号动态规模在频谱剖析上是一个重要的参数，界说为输出信号自身的频谱功率与最大谐波失真(Harmonic Distortion)频谱功率之间的比值，这个参数关于判别运用于通讯范畴的数字仿照变换器是一个很重要的依据。  
 高速数字仿照变换器的架构：  
 二进制码、温度计码  
 高速数字仿照变换器一般是运用在通讯范畴，用来发作无线通讯的调变信号，其它的运用范畴包括以太网络及数字电视。一般高速数字仿照变换器是运用电流切换式的架构去完成，这种架构以电流输出来发作仿照信号位准，而且可以直接驱动输出端的负载，不用在输出端参加额定的放大器，所以跟其它的架构比起来可以到达较高的速度，根本的架构可以分为下面两种：  
 二进制码(binary code)数字仿照变换器  
 二进制数字仿照变换器是直接以二进制码操控电流源的开关，如表4所示，可是在中心码变换时(0111111111-->1000000000)，电流源会在转态的霎时一起导通，所以会发作最大的突波而影响谐波失真及形成安稳工夫添加，而且因为在数字输入递加或递减时，无法包管输出信号为递加或递减，所以此种架构的单调性也比拟差。  
 温度计码(Thermometer Code)数字仿照变换器  
 此种架构是将二进制数字仿照变换器中所有的电流源拆成许多持平的电流源，如表5所示，在这里要将二进制码变换成温度计码，所以需求额定的译码电路，形成规划面积增大及电路复杂度添加，可是因为此种电流源切换办法是依序导通或封闭，所以不会有一起导通或截止的景象，可以减轻差模非线性失真及突波的发作，别的单调性方面的体现也比二进制数字仿照变换器要好。一般在描绘高速数字仿照变换器的时分，会选用区段式架构(Segmented Architecture)，其架构如表6所示，可知将M位的数字输入译码成温度计码，N-M位保持本来的二进制码，接着颠末锁存电路(Latch)到达同步的作用，而电流开关(Switch)是用来操控电流源的导通或封闭。这种架构联系了前面所说到的两种架构，可以恰当分配温度计码及二进制码，这样可以联系前面两种架构的长处，而且可以将两种架构的缺陷降到最低，到达削减电路复杂度及较好的突波、差动非线性差错及单调性。  
 高速数字仿照变换器的描绘思考  
 分配区段式架构二进制码与温度计码  
 关于区段式数字仿照变换器来说，可以选用以下的办法来决议如何分配二进制码及温度计码，由表7[3]及表1[3]来做一个开始的估量，因为电流源的不匹配与其面积有着下面的联系，A代表电流源面积，σ代表电流源相对规范差。表1中的Aunit代表彻底温度计码仿照数字变换器在差动非线性失真为0.5LSB时的电流源面积，可透过差动非线性失真为0.5LSB及全体非线性失真为1LSB曲线交点  
 来判别何处是最佳区段化的当地，但因为思考到若将交点水平地往右移、添加温度计码的位数，则可以改进突涉及差模非线性失真。在将此交点往右移的过程中，有必要再思考一项要素，也就是数字电路的面积也会跟着添加温度计码而出现指数上升，所以在表中也划出数字电路添加的趋势线，因为不期望数字电路的面积占的份额太多。当这条线跟咱们之前所平移的点交会时，此刻电流源的面积与数字电路的面积大约持平，由这点所对应的区段化百分比就可以决议要如何分配二进制码及温度计码。  
 电流源的匹配程度  
 左右数字仿照变换器静态体现  
 电流源的匹配程度对电流切换式数字仿照变换器的静态体现有十分严峻的影响，电流源的不匹配主要是由两个要素所形成，Vth与β的不匹配，而且可以晓得这两个要素跟WL巨细有关[4]，联系如公式(1)(2)，其间AVt及Aβ为制程的不匹配参数。在描绘的时分，一般要按照数字仿照变换器所需求到达的标准来决议，其间代表每一个电流源的相对规范差，所以依据MOS晶体管电流公式及前面说到影响电流不匹配的两个式子，可以得到电流源面积及不匹配要素之间的联系[7]，如公式(3)，如此一来可以依据这个联系来描绘恰当的电流源的长宽巨细。  
 .....(1)  
 .....(2)  
 .....(3)  
 (以上公式请见新电子226期1月号第165页)  
 透过迭接组态  
 进步输出阻抗  
 电流源输出阻抗关于数字仿照变换器的影响，由[1]可知：  
 其间ILSB代表一个电流源的电流巨细，RL代表输出端的负载，N代表电流源的个数，RCS代表一个电流源的输出阻抗，由这个式子可以看出电流源的输出电阻跟全体非线性差错的联系，由此可知电流源的输出阻抗越大越好，所以电流源的架构方面运用迭接组态可以大幅进步输出阻抗。由表9比拟两种架构的输出阻抗，MS1及MS2组成差动电流源开关，由差模操控信号来操控，MC为迭接晶体管，MCS是电流源，接着由表10可以比拟两种架构的输出阻抗，可以显着看出迭接组态的输出阻抗较大。  
 锁存电路同步功用防止谐波失真  
 别的，有必要思考操控电流开关的差模数字信号，因为操控信号的不同步会形成不行预期的突波表象，进而形成谐波失真，所以需求描绘一锁存电路以操控信号同步。在此以NMOS电流源为例，当操控信号正处于转态中心的时分，会发现此刻电流源会有一起截止的表象发作，这是咱们所不期望看到的景象，因为此刻电流开关的源极会放电到地，接下来当转态结束时就有必要花一段长工夫从头对源极充电，这样会形成安稳工夫变长以及输出端的突波表象，所以有必要使两个反相的操控信号的交会点高于VDD/2来到达防止电流开关一起截止的景象，一般的作法是把操控交会点的功用做在闸口电路里边，如此可防止发作电流源一起封闭所形成安稳工夫变长及突波的发作。  
 电源流切换为并联抵偿制程的梯度效应  
 一般来说，因为电流切换式数字仿照变换器所需的电流源十分多，形成规划面积一般相当大，所以制程上的梯度效应及温度差异会使电流源发作差错，这些差错很有能够会跟着电流源导通数意图添加而逐步累加起来，如此一来便会对全体非线性失真形成影响，关于这种表象，咱们可以选用恰当的切换按次来抵偿[5]，如表11所示，咱们将一个电流源分红四个小的电流源并联，而且将这四个电流源别离放置于四个区块内，而且选用共质心(Common centroid)的对称办法，这样可以抵偿制程所发作的梯度效应，而在电流源周围黑色的区块为仿照晶体管(dummy transistors)，可以使每个电流源所看到的环境大约相同来削减不匹配的景象。  
 电流源切换区段适用高速数字比变换器  
 关于描绘一个高速数字比变换器来说，最适合的架构就是电流源切换区段式，恰当的分配二进制码及温度计码可以得到较小的突波，较佳的差动非线性差错及谐波失真。依据制程的不匹配参数，可以得到与电流源面积的联系，进而计算恰当的电流源巨细。规划办法对高速数字仿照变换器有十分严峻的影响，运用恰当的切换按次及共质心的规划办法可以削减电流源的不匹配以及防止过错的累加，颠末这些步调的思考之后，使描绘出来的电路可以到达最高的效能。