采样速率提高并降低噪声， Δ-Σ转换器应用在扩大

工业测量技术领域对于分析程序精确度的要求不断提高，为模拟电路开发人员带来重大挑战。模拟数字转换器是这类测量程序的关键组件，譬如层析仪、质谱仪、振动分析和影像处理等。此外，模拟数字转换器对于测试系统的测量信号分辨率和采样频率的要求也更为严格，本文将简单说明对测量结果会产生重大影响的数种特定参数。

新型Δ-Σ模拟数字转换器采样速率可高达20MSPS，因此许多过去仅能使用管线式模拟数字转换器的应用领域，例如ADSL测试设备或物理化学分析领域，现在已成为Δ-Σ转换器的潜在市场。管线式模拟数字转换器的信号杂波比并不高，耗电却很大，因此应用领域受到限制。 

 本文以ADS1610模块为例介绍高速Δ-Σ(Delta-sigma)转换器的细节和特定参数。许多参数会在高速精确测量程序中扮演关键角色，例如积分非线性误差(INL)、差分非线性误差(DNL)、涟波、信号噪声比(SNR)和无混附信号动态范围(SFDR)。 

奈奎斯特采样定理(Nyquist Sampling Theorem)要求采样频率至少为信号频率的两倍，若要将4M～5MHz的测量信号交给模拟数字转换器处理，采样频率可能要10MSPS(每秒百万采样)才能达到要求。 

但要利用10MSPS的SAR或管线式模拟数字转换器，以16位精确度将5MHz模拟信号转换为数字，迭频消除滤波器(Anti-alias Filtering)的设计至少就要超过12阶。 

新型高速Δ-Σ模拟数字转换器能在60MHz速率下执行模拟信号采样，内建数字滤波功能则可消除5M～55MHz之间的噪声，可用一颗低成本迭频消除滤波器将5MHz模拟信号转换成数字信号。此类模块对于频率信号抖动的敏感度也比10MSPS SAR和管线式模拟数字转换器减少√6倍。 

设计人员必须特别注意差分和积分非线性误差，才能在此处达到16位分辨率。积分非线性误差的定义是转移函数与理想直线之间的偏差值，差分非线性误差则是1LSB的理想值与最大可能二进制增量(Worst Binary Increment)之间的相差值。这对于侦测混合信号里的特定频率尤其重要。 

其它应用则要求滤波器的涟波越小越好，例如电信和影像采集应用的重点就在于提供最好的信号噪声比、总谐波失真(THD)和无混附信号动态范围。 

采样频率可提高至20MSPS 

某些高速Δ-Σ模拟数字转换器在两倍速模式下的采样频率可提高至20MSPS，以ADS1610为例，这个模块的核心是多位串接式Δ-Σ架构和AR- DWA算法。多位串接式Δ-Σ架构是由多级电路组成的噪声抑制功能，其中每一级都只需一个一阶或二阶调变器，使得此架构拥有较高的稳定性。级间增益可在超采样比值(Oversampling Ratio)较低时改善信号量化噪声比(Signal to Quantization Noise, SQNR)以提高数据输出率。 

业界已发展出多位串接式Δ-Σ架构与AR-DWA算法，例如德州仪器选择超采样值等于6做为多位串接式2-1架构的基础，在耗电量、电路复杂性和量化噪声的分布之间取得平衡。多位串接式Δ-Σ架构又称为「适应性随机式数据加权平均」(Adaptive Randomized-Data Weighted Averaging, AR-DWA)。观察电路即可发现它是多位快闪式模拟数字转换器，需要多个数字模拟转换级做为回授，这些数字模拟转换器会在一阶和二阶积分器中产生失真。图1显示各种误差来源。

 透过外部电阻可减少耗电 

接着介绍对于转换器效能影响极大的转换器电路。调变器以60MSPS速率对输入信号进行采样，再由涟波很小的线性数字滤波器对调变器输出信号进行抽样，然后以10Mbit/s速率和将近5MHz的最大信号速率提供输出字符。在两倍速模式下，超采样比值会减少至3，使数据速率增加至20MSPS。 

基本上，组件会根据差动电压参考来测量差动输入信号，接着再弹性调整所产生的16位输出字符，使其电压位准配合使用不同电源的其它逻辑电路。设计人员还能在频率较低时透过外部电阻减少电流值，进而将耗电量减至最少。 

设计人员必须注意输入信号的放大，不要让输入电压最大值超过0.891VREF(-1dBFS)，在参考电压为3伏特时，建议输入电压范围应该等于2.673伏特，共模电压应为2.5伏特，这样才能完美匹配转换器的输入范围。高速Δ-Σ模拟数字转换器的数字输出OTR会在输入过载时变为高电位。要在输入电压多大时启动静电保护二极管是另一项重要考虑因素，此处允许的输入电压范围是-0.1伏特<(AINN或AINP)<4.6伏特。 

转换器输入电路是由开关电容组成，开关电容藉由输入信号进行充电，然后在每个频率周期里放电。图3是输入电路的线路图范例，开关S1和S2代表调变器在采样电容放电时的净效应。输入放大器电路的选择极为重要，转换器输入的外部驱动电路须能应付内部开关电容所代表的负载值。图3的S1开关处于闭路导通的时间大约只有采样比的一半，这表示内部电容的充电时间在Fclk=60MHz时只有8奈秒。 

DWA-DEM改善SFDR困扰 

最常见的方法是用来提供一阶滤波器功能的DWA-DEM算法，其中DEM代表动态元素匹配(Dynamic Element Matching)。观察时间轴上的测量频谱就会发现，单级滤波的最大缺点，就是混附发射信号在目标信号振幅很小时，会产生极大干扰。迄今已有许多方法被用来解决这个问题。 

例如适应性随机数据加权平均(Adaptively Randomized DWA)技术可简化设计，并将噪声分布维持在相同水平。这主要是因为随机间隔比较不会在信号振幅方面产生影响，并使信号杂波比的下降幅度变小，信号振幅较低时就不会影响周期性，故能消除混附发射信号。AR-DWA算法可大幅提高SNR和SFDR曲线相对于信号振幅的线性程度，随后的误差消除逻辑和抽样滤波器(Decimation Filter)则能将涟波控制在0.0025dB以下，这相当于0.3%，因此只要使用三重半频带FIR相位滤波器就能满足要求。 

新型高速Δ-Σ模拟数字转换器能在16位分辨率下提供86dB信号杂波比和95dB SFDR，适合ADSL测试设备等精密量测应用。以最大分辨率和5MHz的频率对电话线路上反射的分布式测试信号进行采样，其结果可做为线路质量信息来决定「最后一哩」的最大速度。此做法的困难主要在于从混合各种频率的信号中取出测试信号，这需要很高的SFDR效能。新型高速Δ-Σ模拟数字转换器可提供几乎是方形的滤波器特性和0.0002dB输出涟波，将额外所需的迭频消除滤波器减至最少。图2是功能方块图范例。