在数字电路的学习与应用中，了解与分析电路的逻辑功能是必不可少的工作。电路的输入信号与输出信号之间，以及各级之间的逻辑关系都是通过逻辑分析得到的。逻辑分析仪是分析逻辑的必备仪器，但是价格比较昂贵。没有逻辑分析仪的情况下，给通用示波器增加一个8位数字信号转换电路，也可以实现逻辑分析功能。这个电路由振荡器、计数器、多路选择器和加法器四部分组成，原理图如附图所示。将BNC插座输出的信号接入示波器的Y输入端，示波器的显示屏上会显示出数条横线，每条横线可以显示一位二进制码。

自激多谐振荡器(3／47400)组成脉冲发生器，由它输出的脉冲加到同步二进制计数器(74161)的时钟脉冲输入端作为计数脉冲，计数器输出端A、B、C输出二进制码。为了与8个数据输入端相配合，计数器的计数范围为0～7。第8个计数脉冲到来时，D输出端为“1”，使“与非”门(1／47400)输出为“0”，从而迫使计数器复位。

由计数器的A、B、C端输出的信号，一方面送入8选1多路选择器(74151)的地址输入端A、B、C作为选择输入信号的地址编码，3位二进制码可以编为8个地址，每个地址对应一个数据输入端。依据地址每次从8个输入信号中选出一个输人信号由Q端输出，经过120kΩ电阻送入加法器。另一方面，计数器的A、B、C端输出的信号经过阶梯电阻(10kΩ、20kΩ、40kΩ)和前置电阻(100Ω)、调节电位器(470Ω)产生出一个阶梯波形。在示波器上选择好适当的时基，阶梯波形将被展开成数条横线。没有数据输入时，示波器上只显示这几条横线，有数据输入时，示波器上将显示出数据间的逻辑关系。

加法器输出的电压很小(约8～40mV／级)，现在常用的示波器都有足够的分辨率来显示加法器输出的波形。如果振荡器中的电阻R选用1．2kΩ，电容C选用470pF，则振荡频率约为950Hz。更换电容即可以改变振荡频率。计数器选用同步工作方式，以防止解码尖峰使阶梯波形的阶梯模糊不清。用470Ω电位器按大约1：5的比例将阶梯压缩或扩张，可以调节横线的间距，以便在示波器上能显示出每一位二进制码。如果电压不够大，可以加大电阻值，但是电位器的额定值与1000前置电阻值之和不应该超过2kΩ，否则，阶梯波上部会被压缩。该电路采用5V电源，它需要经过一个10～23μF的电容接入电路。电路的工作电流约为85mA。